

C9: Numărătoare sincrone - Probleme rezolvate (extras din curs)

R1 Divizor programabil de frecvență cu factorul de divizare $K=74$, folosind numărătoare zecimale de tip 74LS192.

Pentru rezolvarea acestei probleme trebuie parcurse următoarele etape:

- determinarea capacității număratorului decadic necesar pentru implementarea divizorului;
- determinarea numărului de circuite 74LS192;
- legarea în cascadă a circuitelor 74LS192 astfel încât să se comporte ca și cum ar fi un singur circuit;
- realizarea conexiunilor necesare implementării factorului de divizare dorit;

Pentru exemplul de față:

- avem nevoie de un numărator zecimal pe două decade deoarece, cea mai mare stare a acestuia (99) trebuie să fie mai mare decât factorul de divizare dorit (74);
- realizarea unui numărator pe 2 decade necesită utilizarea a 2 circuite 74LS192: unul pentru unități și celălalt pentru zeci;
- pentru realizarea număratorului pe 2 decade, cele două circuite trebuie conectate după cum urmează:




Fig.9: Realizarea număratorului pe două decade necesar implementării divizorului de frecvență

Referitor la schema anterioară facem următoarele precizări:

- $\overline{Cy}$ este ieșirea de semnalizare a umplerii număratorului mare (număratorului decadic cu 100 de stări distincte). Această ieșire se activează, $\overline{Cy} = 0$, numai la numărarea înainte, când număratorul trece prin starea 99;
- $\overline{Bw}$ este ieșirea de semnalizare a golirii număratorului mare. Ieșirea se activează, $\overline{Bw} = 0$, numai la numărarea înapoi, la trecerea prin starea 00;

- $\overline{LD}$ este intrarea de comandă a încărcării paralele a număratorului mare. Intrarea este activă pe 0 iar încărcarea se face asincron față de semnalul de intrare;
- CU/CD sunt intrările de numărare înainte/înapoi, pentru numărătorul mare;
- $Reset$ este intrarea asincronă de ștergere a numărătorului mare;
- Legăturile dintre circuitele 74LS192 determină:
 - o incrementarea număratorului de zeci la umplerea celui de unități;
 - o decrementarea număratorului de unități la golirea celui de zeci;

Dintre soluțiile de realizarea a divizorului de frecvență cu 74, una este prezentată în schema din figura 10:




Fig.10: O primă soluție de realizare a divizorului de frecvență.

Atenție! Această schemă prezintă deficiențe în funcționare și trebuie îmbunătățită

Funcționarea schemei:

- numărătorul mare (cel cu 100 de stări distincte, proiectat anterior) este configurat pentru numărarea înapoi prin conectarea intrării CU la unu logic și aplicarea semnalului ce trebuie divizat la intrarea CD ;
- starea număratorului este decrementată cu o unitate la fiecare tranziție pozitivă a semnalului de pe intrarea de numărare înapoi CD ;
- în momentul în care numărătorul trece prin zero (numărător gol), se activează ieșirea de semnalizare a golirii, $\overline{Bw} = 0$;
- dacă nu acționăm asupra schemei inițiale a număratorului zecimal ajuns în starea 00, la următoarea tranziție a semnalului de intrare va trece în starea 99 și va relua numărarea înapoi.
- Deoarece dorim un divizor de frecvență cu 74, noi trebuie să împiedicăm tranziția 00→99 și să forțăm tranziția 00→74, la fiecare golire a număratorului mare.
- Pentru obținerea tranziției 00→74 este necesar să generăm, în mod automat, o comandă de încărcare paralelă a constantei 74, ori de câte ori numărătorul mare se golește. Acest lucru se obține prin conectarea ieșiri $\overline{Bw}$ la intrarea $\overline{LD}$.

- Din cauza legăturii externe de la $\overline{B_W}$ la $\overline{LD}$, semnalizarea golirii numărătorului se transformă în comandă de încărcare paralelă.
- Pe intrările de date este necesar să aplicăm codul BCD al constantei de divizare dorite, încă de la începutul utilizării.
- după încărcarea paralelă a constantei de divizare, ieșirea de semnalizare a golirii numărătorului se dezactivează ($\overline{B_W} = 1$, deoarece în numărător a fost încărcată o constantă diferită de zero);
- dezactivarea ieșirii $\overline{B_W}$ determină dezactivarea automată a intrării $\overline{LD}$, caz în care, funcția de numărare înapoi este permisă, de la constanta care tocmai a fost încărcată paralel;
- la următoarea trecere prin zero, comanda de încărcare paralelă a constantei de divizare apare din nou.
- succesiunea stărilor numărătorului va fi: 74, 73, ..., 2, 1, 0, 74, 73, ...
- toate stările numărătorului durează o perioadă a semnalului de intrare, mai puțin stările 74 și 00. Durata însumată a stărilor 74 și 00 este egală cu o perioadă a semnalului de intrare: starea 74 este activă pentru valoarea de unu logic a semnalului de intrare iar starea 00 pentru valoarea zero logic a semnalului de intrare.

Obs:

- Schema are un dezavantaj major: durata impulsului de încărcare paralelă este foarte mică și există riscul ca schema să lucreze cu constante false de divizare (altele decât cea programată).
 - o Durata activă a impulsului de încărcare este determinată de timpul necesar încărcării paralele a numărătorului cu cea mai mare viteză de lucru.
 - o Primul circuit care apucă să încarce ceva diferit de zero va determina dezactivarea ieșirii $\overline{B_W}$ și în mod automat dezactivarea intrării $\overline{LD}$. Circuitele mai lente, care au nevoie de un timp mai mare de încărcare, nu mai pot încărca constanta corectă pentru că a fost dezactivată prematur comanda de încărcare paralelă.
 - o Acest risc cauzat de execuția asincronă a funcției de încărcare paralelă a circuitelor 74LS192.

Deficiența schemei din figura 10 poate fi eliminată în două moduri diferite:

- Schimbarea circuitelor 74LS192 cu altele care au funcția de încărcare paralelă cu execuție sincronizată cu semnalul de ceas;
- Utilizarea unui latch pentru memorarea impulsul de încărcare paralelă și menținerea lui activă pe un interval de timp egal cu o jumătate din perioada semnalului de ceas. Modul de conectare al latch-ului este prezentat în figura 11.
- Pentru ambele metode, constanta de divizare realizată este mai mare cu o unitate decât cea programată pe intrările de date.




Fig.11: O implementare fără deficiențe de funcționare.

Atenție! Această schemă nu mai prezintă deficiențe în funcționare dar are un câștig de o unitate între factorul de divizare realizat și cel programat.

R2: Determinati factorul de divizare pentru schema din figura 13




Fig.13: Schemă cu control redus al factorului de umplere al semnalului de ieșire

Funcționarea acestei scheme este relativ similară cu schema discutată în exemplul anterior cu deosebirea că numărătorul este zecimal pe două decade, iar impulsul de încărcare paralelă este memorat cu un latch asincron realizat cu porțile P2 și P3.

Din analiza schemei se deduc următoarele :

- circuitele 74192 (numărătoare sincrone zecimale) formează un numărător pe două decade configurat pentru numărare înapoi;
- latch-ul realizat cu porțile $P2$ și $P3$ este folosit pentru memorarea impulsului de încărcare paralelă, pentru o jumătate din perioada semnalului de intrare;

- din cauza introducerii latch-ului, constanta de divizare realizată va fi cu o unitate mai mare decât cea programată pe intrările de date (vezi problemele anterioare);
- bistabilul D este folosit pentru modificarea constantelor binare ce sunt încărcate paralel de către numărător;
- constanta binară încărcată de numărătorul zecimal cu două decade este dependentă de starea x a bistabilului și are forma: $0x01 \ \bar{x}x00$ BCD. În consecință, numărătorul va încărca:
 - o constanta $k1=0001 \ 1000_{\text{BCD}}$, adică $k1=18_{10}$, dacă bistabilul este în starea $x=0$;
 - o constanta $k2=0101 \ 0100_{\text{BCD}}$, adică $k2=54_{10}$, dacă bistabilul este în starea $x=1$;




Fig.14: Evidențierea factorului de divizare realizat de schemă

- Factorul de divizare în frecvență este dat de relația:

$$K_{out} = k1 \times k2 = 18 \times 54 = 972$$